Stap 2: Soorten-programmeerbare apparaten deel II
CPLDs aan de andere kant hoeft niet een afzonderlijk apparaat te programmeren hen en doen ze niet los van hun programma wanneer macht wordt gefietst of verloren. Hun architectuur is volledig verschillend van die van een FPGA zoals hieronder getoond. Daarnaast zijn sommige CPLDs kunnen omgaan met verschillende signalering's (LVDS, HSTL, enz.) evenals het vermogen om te consumeren van kleine hoeveelheden van de macht wanneer macht vrek modi gestoken hebben.
Zoals u kunt zien het Xilinx apparaat is uitgebroken naar i/o-blokken, programmeerbare logica matrices (PLA), en de geavanceerde interconnect matrix (AIM). Programmering wordt gedaan via de JTAG-pinnen op het apparaat.
�
PLA is onderdeel van de functie blok. Zoals u kunt zien, signalen worden gerouteerd van de i/o-blokken naar het blok van de functie en vervolgens naar het doel en vice versa. In de afbeelding ziet u kleine blokjes label MC1 naar MC16. Dit zijn de cellen van de macro.
De PAL, GAL en PLD apparaten hebben een architectuur zoals hieronder getoond.
