Stap 6: VHDL, Verilog, of schema 's
Nu voor een van de gemakkelijkste en moeilijkste vragen te beantwoorden; welke taal moet ik gebruiken als om het even welk bij allen? Deze vraag alleen is de bron van enkele verhitte discussies onder ingenieurs geweest dus ik een beetje over de drie opties praten zal.
Schematische vermelding. Misschien de minst moeilijke als ervaring met logic design op het niveau van de poort heeft. De meeste gereedschappen hebben alle poorten in de component-bibliotheek. De loting is terug met een schema hebt u op te geven en elke poort plaatsen, tenzij u functies hebben gebouwd en deze hebt opgeslagen. Met codering, kunt u beschrijven hoe u wilt dat de logica om te werken en niet te expliciet noemen uit elke poort. Dit is een van de voordelen van codering met een hardwarebeschrijvingstaal of HDL.
�
VHDL en Verilog zijn programmeertalen gebruikt om te beschrijven van hardware type logica. Beide zijn van hoog niveau talen zoals C en C++, maar laat een code van de functie van een logica op een basaal (d.w.z. gate niveau) niveau.
�
Hier zijn enkele voorbeelden van een AND poort met behulp van VHDL en Verilog in de bijgevoegde PDF.
�
