Stap 3: Het maken van het Project In Xilinx
Xilinx open en klik op nieuw project. Wanneer het scherm wordt geopend,
Geef het project een naam, geef op waar u wilt opslaan en op het hoogste niveau bronsoort instellen HDL. Klik vervolgens op volgende. Geef alle details voor je bepaalde board. Dit varieert op basis van welke versie van de nexys-board u bezitten. We gebruikten een nexys 2, omdat het de goedkoopste. De details voor de nexys-2 board zijn als volgt:
Evaluatie Development Board: Geen Specifice
Productcategorie: Alles (of General Purpose)
Familie: Spartaanse 3E
Apparaat: Nexys-2: XC3S500E
Snelheid: -4
Op het hoogste niveau Bronsoort: HDL
Het hulpmiddel van de synthese: XST (VHDL/Verilog)
Simulator: Isim (VHDL/Verilog)
Voorkeurstaal: VHDL
Klik vervolgens op volgende. De volgende pagina geeft een scherm om aan te geven van de inputs en outputs. Dit zal het eerste deel opgericht ter vereenvoudiging van het werk. Allereerst geeft een naam aan het signaal en wordt het bijbehorende in- of uitzoomen. De signalen zijn als volgt:
a: in
b: in
c: in
d: in
e: in
f: in
g: in
CLK: in
AUDIOOUT: uit
Klik vervolgens op volgende. Zorg ervoor dat alle details correct zijn, dan klik op Voltooien op het volgende scherm. Dit zal openstellen van het nieuwe project.