Het gebruik van Verilog en Basys 3 te doen 3 bits binaire teller (3 / 11 stap)

Stap 3: Stap 3: Maak klok divider

De kloksnelheid voor Basys 3 is 100MHz. We hoeven echter niet de volledige snelheid in het project. We schrijven een scheidingslijn van de klok om twee langzamer klokken (380 Hz en 190 Hz). Om dat te doen, we gebruiken de bibliotheekfuncties (D Flip-Flop met klok inschakelen en asynchrone duidelijk). U vindt de primitieve in het Xilinx Vivado Tutorial. We instantiëren zoveel FDCE als we willen dat de gewenste kloksnelheid.

In de module, de ingang is de master klok op Basys 3 en uitgangen zijn kloksnelheid die we willen.

Hier ziet u de code met commentaren in het projectbestand.