Het gebruik van Verilog en Basys 3 te doen 3 bits binaire teller (4 / 11 stap)

Stap 4: Stap 4: Maak counter module

We moeten bronnen toevoegen. Ga naar de Flow Navigator en klik op "Resources toevoegen"

Kies vervolgens "toevoegen of maken designbronnen" en volgende. Dit zal u toevoegen of maak bestanden interface brengen. Volg wat we deden in stap 2 een verilog-bestand te maken. U kunt intoetsen input of output. Of, je gewoon negeren en dat doen als u de code schrijft.

U kunt het bestand eenmaal hebt gemaakt, kunnen we schrijven de logica van de teller. De ingang is de klok-snelheid te rijden van de teller en uitgangen zijn 3 bits in de teller-Q1, Q2 en Q3.

Kortom, de teller zal tellen vanaf 0 tot 7 in decimale notatie (2 ^ 3 -1). We hebben dus de huidige en volgende staten. De huidige toestand is de bit die momenteel zijn opgeslagen in het register en volgende staat is de bit die zal worden in het register wanneer de klok bereiken de positieve rand.

De huidige staat is de output Q terwijl we naam variabelen voor volgende staat D0, D1 en D2

Dus, we kunnen de logica van de huidige en volgende staat als volgt omschrijven. Als we klaar bent met het tellen van 7, gaat de teller terug naar 0. (Zie de tabel)

K-kaart kunnen we gebruiken voor het genereren van de vergelijking van de logica voor elke bit in het volgende land. Vervolgens gebruiken we de flip-flop (FDCE library functie) voor het genereren van de output.

Opmerking: u kunt de gedrags staat schrijven de logica van de teller. Er is een voorbeeld in Digilent leren site: https://learn.digilentinc.com/Documents/262

U vindt de gedetailleerde code met commentaren in het projectbestand.