Stap 10: Bewerken van de HDL-Wrapper
Nu Dubbelklik op "LEDVisualizer_wrapper" (het eerste deel zal veranderen afhankelijk van wat u uw ontwerp genoemd). We moeten merk sommige veranderingen hier teneinde onze aangepaste verilog in het ontwerp opnemen. En als een terzijde, zou u meestal wilt maken van aangepaste IP om dit te doen. Ik heb hier niet want toen ik probeerde te doen dat het was iets van een pijn.
Eerst, commentaar uit de vier signalen beginnen met "AXI" aan de bovenkant van de "module" sectie. Schuif naar de onderkant van de module deel en het commentaar alles na "FIXED_IO_ps_srstb". Dan moeten we enkele signalen toevoegen in de sectie met input/output aan het begin. Bekijk de foto's hierboven om te zien welke. Nu commentaar uit de vier "AXI" / uitvoersignalen. Nu commentaar uit alle/uitvoersignalen na "FIXED_IO_ps_srstb". Voeg vervolgens de signalen weergegeven in de afbeelding hierboven. Voeg nu de draden weergegeven in de afbeelding boven aan de sectie van de draden. NIET commentaar van elke draad-signalen.
We moeten nu laat de wrapper weten dat we willen onze aangepaste Verilog geïntegreerd in het systeem. We doen dit door het definiëren van exemplaren van onze Verilog-modules in de verpakking. Ga je gang en de exemplaren van fsm, AudioSetup en AudioCodecSetup vanuit het verstrekte wrapper bestand kopiëren en plakken in uw eigen (of gewoon het hele wrapper bestand kopiëren met degene die is verstrekt).
Ten slotte, houd in gedachten dat als u met de naam iets anders dan ik deed kan je fouten wanneer het proberen om het genereren van de bitstream. Houd een oogje op dat!
Nadat u het bestand opgeslagen moet u merken dat alle van de module nu onder de wrapper-bestanden in het deelvenster bronnen zijn.
