Stap 11: VM 2.0: Verilog poort en draad soorten
module hello_world)
input schakelaar [0],
input schakelaar [1],
uitvoer geleid
);
Wat input en output betekenen in dit verband? Dit zijn de id's die de compiler vertellen wat voor soort "poort" die u maakt. Verilog zullen we omgaan met de volgende id's in de verklaring van de module:
input : een invoerpoort, type "wire" is aangenomen. Een invoerpoort kan niet elke waarde binnen de module worden toegewezen.
uitgang : type "draad" wordt uitgegaan van een uitvoerpoort. Een draad van uitvoer een waarde met de instructie toewijzen kan worden toegewezen, of hebben de waarde ervan niet indirect bepaald door een instantie van een andere module. De draad van een uitgang kan dit niet uitdrukkelijk worden toegekend een waarde in een voorwaardelijke logica (bijvoorbeeld "als"-instructies).
uitvoer reg : een uitvoerpoort van type "reg", de afkorting voor "registreren". Dit type poort kan worden uitgaande van een waarde die onafhankelijk is van andere delen van het circuit (bijvoorbeeld toewijzen een logica van "1") en houden die waarde totdat gewijzigd. Als u de waarde van een andere haven van binnen een "always" blok (een stuk van de code die wordt uitgevoerd bij een wijziging van de parameters) zal veranderen wilt u gebruiken een reg.
Kortom, dient een draad als een vorm van de verbindingslijn een punt naar het andere, zoals een echt woord broncode een AND-poort, en een reg zijn eigen bron die maken kunt naar een bestemming gaat.
Binnenkant van een module maken we interne draden en regs voor gebruik binnen de module. Dit is handig wanneer u wilt aanbrengen de inbreng van één exemplaar van een module die gelijk is aan de output van sommige andere exemplaar module. Omdat een draad niet over een eigen driver kunt u ontspringt de output van een module, en de plaats van bestemming de invoer van een ander. Met dit in gedachten, hoe denkt u dat u zou verklaren een draad of reg voor gebruik binnenkant van een module?
draad my_wire;
reg my_reg;
Merk op dat we hoeft niet te geven als de draad/reg is een input of output voor interne draden en regs omdat in om deze te correct route in ons ontwerp uiteindelijk we het een bron en bestemming geven zal.
In Verilog kunnen we toewijzen een uitvoer draad gelijk is aan een interne reg of draad. Dit laat ons wijzigt u de waarde van een output voorwaardelijk omdat als we de reg veranderen we ook de output wijzigen (Onthoud dat direct het wijzigen van de waarde op een uitgang is verboden).
Toepassing is op alle genoemde poorten, draden en regs zijn wat wij noemen bussen of, vectoren (matrices). We kunnen het groeperen van soortgelijke signalen met behulp van een bus. In het laatste voorbeeld stelde ik de vraag "Is er een manier om te definiëren alleen 2 poorten voor drie totale inputs en outputs?" Met behulp van een bus kunnen wij. In plaats van "invoer switch0, ingang switch1" we gewoon kunt declareren "invoer [1:0] schakelaar". Hierdoor ontstaat een twee bits bus genaamd "switch". Wij kan verwijzen naar specifieke delen van de "switch" met behulp van de operator [] zoals in "switch [0]". Bussen zijn zeer nuttig in Verilog als het vermindert de hoeveelheid code die we hebben om te produceren.
Verklaren een bus met de volgende syntaxis ("type" verwijst naar de input, output, draad of reg):
< type > [< max index >: < min index >] < bus naam >
Als u een bus binnenkant van een module verklaren, moet u een puntkomma aan het einde toevoegen. Als u verklaren dat een bus in de verklaring van de module worden zeker u op komma afbakenen alle definities voor gebruikersobjecten.
Welke implicaties heeft een bus op uw UCF-bestand? Alle onderdelen van de bus krijgt een naam die begint met de algemene benaming en wordt gevolgd door de index in de bus. Dus "switch [1:0]" zal ingaan op de UCF als twee posten, "switch < 0 >" en "switch < 1 >". Vergeet niet om de <>-operatoren gebruiken voor de UCF!
Afgebeeld zijn breadboard jumper draden; u hoeft niet te zorgen over die op de meeste FPGA ontwerp planken zoals ze zal hebben gebouwd in prikkels zoals switches.
