Stap 10: Credits en VHD bronbestanden
Wij hopen dat u vond deze tutorial behulpzaam. Als iets niet duidelijk is of u meer vragen over onze ontwerpproces hebt, laat een reactie of stuur ons een bericht.
Wij willen de kredietinstellingen de volgende mensen voor hun werk die we in ons project gebruikten:
-De vga_controller_640_60 module is geschreven door Ulrich Zultán voor Digilent, Inc., en is beschikbaar voor download onder de titel "VGA-controller reference design" op de volgende pagina: Nexys™ 2 Spartan-3E FPGA-Board-We ook gebruik gemaakt van de "Master UCF bestand voor Nexys3", die u hier vindt: Nexys™ 3 Spartan-6 FPGA-Board
-De sseg_dec (7-segment display decoder) module is geschreven door Professor Bryan J. Mealy en verstrekt aan ons door onze professor.
-Het idee voor het proces van onze game_freq_gen (onbewust) werd geleverd door StackExchange gebruiker Martin Thompson op deze forumthread: hoe verdeelt 50 MHz tot 2 Hz in VHDL op Xilinx FPGA
Gekoppeld aan dit Instructable, hebben wij u verstrekt met de individuele .vhd-bestanden die we voor verwijzing schreven. Bovendien omvatten wij een compleet projectmap waarmee u het spel uitvoert op een Nexys 3-bord met minimale set-up (op voorwaarde dat u hebben al gedownload en geïnstalleerd van ISE Design Suite 14,7 evenals Adept).
Een laatste ding die wij heb toegevoegd is een .zip-bestand met slechts één bestand, een hogere kwaliteit foto van de getekende op het hoogste niveau blokdiagram, die hopelijk zal toestaan u om te zien van een niet-lossy kopie van de afbeelding. (De kwaliteit gedegradeerd aanzienlijk op de normale manier naar Instructables uploaden).
