Stap 19: Test uw kennis
Nu dat u dit project hebt voltooid, probeert u deze wijzigingen:
1. Probeer te construeren POS expressies voor Circuit 1 tot en met 3 in het project, en voeren hen in Verilog HDL. Test het uit op het bord en zien als het werkt hetzelfde als de vooraf gecompileerde bits bestand.
2. eigenlijk, is er een ander circuit in het voor-gecompileerde bits bestand waarmee SW3 ~ SW6 als input en LD3 als output. Sonde van dat circuit en de vergelijkingen van de logica voor het te bouwen. Als u vindt dat de vergelijking is te lang, de waarheidstabel zorgvuldig bestuderen en zien als kun je het korter.