Stap 3: Test uw kennis
Nu dat u dit project hebt voltooid, probeert u deze wijzigingen:
1. Stel de OR-poort in het eerdere circuit heeft een vertraging van de verspreiding van 2 ns. Simuleren van het circuit opnieuw en probeer te vinden van de glitch. Als er een glitch, wanneer gebeurt het en wat is de duur van de glitch? Als er geen glitch is, kun je uitleggen waarom? Denken over de verschillen in pad vertraging voor signaal B.
2. neem aan dat de vertraging van alle poorten zijn 5 ns. Wijzigen van de CombCirc-module en de proefbank goed en proberen te vinden van de glitch. Als er een glitch, wanneer gebeurt het en wat is de duur van de glitch? Als er geen glitch is, kun je uitleggen waarom?
