Artix
Het gebruik van Verilog en Basys 3 te stoppen horloge
Ik heb dit project voor een online klasse gedaan. Het project is geschreven door Verilog. De klok generator, de enable_sr (inschakelen cijfer) en de ssd (zeven segment display) modules werden verstrekt. Het was mijn taak om te schrijven van de bovens