Voor onze CPE 133-eindproject op Cal Poly, San Luis Obispo, bouwden we een etsen-a-schets gebruik van VHDL op het bord Diligant nexys 3. Een nexys 3-board dat logische circuits bouwen kan zonder zorgen te maken over complexe externe interfaces, en me