Gegevensblad-Materiaal:-Leds-DradenVoor 1 Led is verilog code:module ledblink(clk,led);input clk; uitvoer geleid; reg geleid;reg [23:0] cnt;altijd clk) beginnen cnt < = cnt + 1' b1; geleid < = cnt [23];eindeendmodulewenst u meer informatie over deze