Stap 2: Het genereren van de bitstream
Voor deze stap kunt u Vivado of ISE koos voor het genereren van het bestand bitstream.
Hier zul je de eerder gedownloade zip-bestand gebruiken voor zedboard xillinx-eval-zedboard-1.3 c en
voor zybo xillinx-eval-zybo-1.3 c
Dit deel hebben we Vivado besloten.
-> Maak een nieuwe map en unzip xillinx-eval-zedboard-1.3 c of xillinx-eval-zybo-1.3 c
-> open Vivado -> Hulpmiddelen -> uitvoeren Tcl script
-> Ga in de nieuw gecreëerde map-> verilog map en selecteer openen xilidemo-vivado.tcl (u kunt ook koos de VHDL-bestand)
Nadat de initialisatie project klikt u op de Bitstream genereren (aan de linkerkant in de Flow Navigator -> programma en debuggen) en wacht tot het proces te voltooien.
Wanneer u klaar bent het gegenereerde bitstream is te vinden in de map impl_1 op het pad Your_NewFolder\xillinux-eval-zedboard-1.3c\verilog\vivado\xillydemo.runs\impl_1
