Stap 1: Planning van de zender
De zender vereist drie blokken.
- Klok Divider - krijgt de juiste baud-rate
- Shift Register - duwt de gegevens asynchroon naar de computer
- State Machine - besturingselementen de verschuiving registreren debiet van de scheidingslijn van de klok
Hierbij gebruiken wij het "pakket" ontwerp zoals in de bovenstaande afbeelding
De baud rate klok kan gegenereerd worden met:
divider = FPGA clock speed / desired baud rate
Hiervoor zullen we gebruik maken van 9600 baud.
Een shift register zullen moeten gebruiken als een buffer van FIFO (First In eerste Out) voor de gegevens samen met een statusmachine met 2 Staten, Idle en verzenden.
