Stap 3: Het creëren van de zenderdeel 2
De machine staat begint met een altijd blok en een case-statement. De altijd blok triggers op een verandering in de staat, signaal, of het aantal bits verzenden. De machine staat zal toestaan de module in te voeren een inactief wanneer gegevens niet wordt verzonden.
De laatste module is die hieronder zijn toegevoegd.
always @ (state or bitcounter or transmit) begin load <= 0; shift <= 0; clear <= 0; Tx <= 1; case (state) 0: begin if (transmit == 1) begin nextstate <= 1; load <= 1; shift <= 0; clear <= 0; end else begin nextstate <= 0; Tx <= 1; end end 1: begin if (bitcounter >= 10) begin nextstate <= 0; clear <= 1; end else begin nextstate <= 1; shift <= 1; Tx <= rightshiftreg[0]; end end endcase end
